六月丁香五月婷婷,丁香五月婷婷网,欧美激情网站,日本护士xxxx,禁止18岁天天操夜夜操,18岁禁止1000免费,国产福利无码一区色费

學(xué)習(xí)啦 > 論文大全 > 學(xué)科論文 > 計(jì)算機(jī)論文 > 高校計(jì)算機(jī)專業(yè)高級(jí)學(xué)術(shù)論文

高校計(jì)算機(jī)專業(yè)高級(jí)學(xué)術(shù)論文

時(shí)間: 謝樺657 分享

高校計(jì)算機(jī)專業(yè)高級(jí)學(xué)術(shù)論文

  依據(jù)興趣愛好進(jìn)行選題。論文選擇和提煉標(biāo)題的技巧之一,就是從作者的愛好和興趣出發(fā),只有選題符合作者興趣和愛好,作者平日所積累的資料才能得以發(fā)揮效用,語言應(yīng)用等方面也才能熟能生巧。以下是學(xué)習(xí)啦小編今天為大家精心準(zhǔn)備的高校計(jì)算機(jī)專業(yè)相關(guān)高級(jí)學(xué)術(shù)論文范文:嵌入式系統(tǒng)數(shù)字圖像采集接口電路設(shè)計(jì),內(nèi)容僅供參考,歡迎閱讀!

  嵌入式系統(tǒng)數(shù)字圖像采集接口電路設(shè)計(jì)全文如下:

  摘要:本文介紹了兩種用于嵌入式系統(tǒng)的數(shù)字圖像采集接口方法,I/O接口和內(nèi)存直接寫入。在對(duì)采集速度要求不高的應(yīng)用中,I/O接口方法可以簡化接口電路設(shè)計(jì),減少系統(tǒng)資源。對(duì)于要求實(shí)時(shí)進(jìn)行圖像處理的系統(tǒng),直接寫入內(nèi)存法可以在不需要處理器干預(yù)的情況下,直接將圖像數(shù)據(jù)寫入系統(tǒng)存儲(chǔ)區(qū)內(nèi),實(shí)現(xiàn)高速圖像采集。

  關(guān)鍵詞:嵌入式系統(tǒng),圖像采集,電路設(shè)計(jì)

  一、引言

  隨著半導(dǎo)體技術(shù)的飛速發(fā)展,具有圖像功能的嵌入式應(yīng)用愈來愈多。從數(shù)碼相機(jī)、可視電話、多功能移動(dòng)電話等消費(fèi)產(chǎn)品到門禁、數(shù)字視頻監(jiān)視等工業(yè)控制及安防產(chǎn)品,圖像采集和處理已成為重要的組成部分之一。圖像采集需要進(jìn)行同步信號(hào)的處理,比通常的A/D數(shù)據(jù)采集過程復(fù)雜,電路的設(shè)計(jì)也較為困難。傳統(tǒng)PC上的圖像采集卡都是在Philips、Brooktree等半導(dǎo)體公司提供的接口芯片基礎(chǔ)上,由專業(yè)公司開發(fā)生產(chǎn)。在嵌入式系統(tǒng)中不同的處理器和圖像傳感器的信號(hào)定義及接口方式不同,沒有通用的接口芯片。另外,利用系統(tǒng)中的現(xiàn)有資源設(shè)計(jì)圖像采集電路,可以減少器件數(shù)量、縮小產(chǎn)品體積和降低系統(tǒng)成本。所以,通常嵌入式系統(tǒng)中要求自行設(shè)計(jì)圖像采集接口電路。本文針對(duì)不同采集速度的要求,提出了兩種圖像采集接口電路的設(shè)計(jì)方法。

  目前市場(chǎng)上主流的圖像傳感器有CCD、CMOS兩種器件,其中CMOS器件上世紀(jì)90年代產(chǎn)生,近年來得到了迅速發(fā)展。傳感器的輸出有模擬和數(shù)字兩種。由于CMOS器件功耗小、使用方便,具有直接數(shù)字圖像輸出功能,作者在設(shè)計(jì)時(shí)選用了CMOS數(shù)字輸出圖像傳感器件。其他方式器件的接口設(shè)計(jì)與此類似,將在討論中說明。

  本文內(nèi)容做如下安排:第二部分簡述圖像信號(hào)的特點(diǎn);第三、四部分分別介紹I/O和內(nèi)存直接寫入兩種接口設(shè)計(jì)方法;最后部分是討論。

  二、圖像信號(hào)介紹

  圖1給出了采樣時(shí)鐘(PCLK)和輸出數(shù)據(jù)(D)之間的時(shí)序關(guān)系。在讀取圖像數(shù)據(jù)時(shí)用PCLK鎖存輸出數(shù)據(jù)。除采樣時(shí)鐘(PCLK)和數(shù)據(jù)輸出(D)外,還有水平方向的行同步信號(hào)(HSYNC))和垂直方向的場(chǎng)同步信號(hào)(VSYNC)。對(duì)于隔行掃描器件,還有幀同步信號(hào)(FRAME)。如圖2,一幀包括兩場(chǎng)。圖2中窄的矩形條是同步脈沖,同步脈沖期間數(shù)據(jù)端口輸出的數(shù)據(jù)無效。

  PLCK存在時(shí),圖像數(shù)據(jù)端口連續(xù)不斷地輸出數(shù)據(jù)。由于行之間以及場(chǎng)之間輸出數(shù)據(jù)無效,在采集圖像數(shù)據(jù)必須考慮同步信號(hào),讀取有效數(shù)據(jù)才能保證圖像的完整性。

  三、I/O接口設(shè)計(jì)

  對(duì)于MCU、DSP處理器,I/O是最方便的訪問方式之一。以I/O方式讀取圖像數(shù)據(jù)不僅可以簡化電路設(shè)計(jì),而且程序也很簡單。但由于讀取每一個(gè)像素都要檢測(cè)狀態(tài),在處理器速度低的情況下,讀取圖像慢。在處理器速度快或圖像采集速度要求不高的應(yīng)用中,I/O接口方式是一個(gè)較好的選擇。

  1、電路原理和結(jié)構(gòu)

  在圖像傳感器和處理器之間,利用兩個(gè)鎖存器分別鎖存狀態(tài)和圖像數(shù)據(jù),處理器通過兩個(gè)I/O端口分別讀取。圖3中,在采樣時(shí)鐘的上升沿?cái)?shù)據(jù)鎖存器保存?zhèn)鞲衅鬏敵龅膱D像數(shù)據(jù),當(dāng)處理器通過I/O口讀取圖像時(shí),數(shù)據(jù)鎖存器輸出數(shù)據(jù)。其它情況下,鎖存器輸出處于高阻狀態(tài)。處理器通過狀態(tài)鎖存器讀取同步信號(hào)和圖像就緒(Ready)指示信號(hào)。在數(shù)據(jù)鎖存器保存圖像數(shù)據(jù)的同時(shí),狀態(tài)鎖存器產(chǎn)生Ready信號(hào)(從‘0’到‘1’)。處理器讀取圖像數(shù)據(jù)時(shí),Ready信號(hào)自動(dòng)清除(從‘1’到‘0’)。處理器讀取狀態(tài)時(shí)鎖存器驅(qū)動(dòng)總線,其他情況下輸出處于高阻狀態(tài)。

  2、圖像讀取流程

  要保證圖像的完整性就必須從一場(chǎng)圖像的第一行開始讀取,對(duì)于隔行掃描輸出的圖像則必須從一幀的第一行開始讀取。讀取每行圖像數(shù)據(jù)時(shí),則從該行的第一個(gè)像素開始。因此,在讀取圖像數(shù)據(jù)前應(yīng)先判斷場(chǎng)和行的起始位置。圖4是通過I/O接口方式讀取圖像數(shù)據(jù)的流程。讀取每個(gè)像素?cái)?shù)據(jù)前先查詢數(shù)據(jù)狀態(tài),如果數(shù)據(jù)已準(zhǔn)備好則讀取數(shù)據(jù)。

  3、同步信號(hào)檢測(cè)

  為了簡化電路設(shè)計(jì),用處理器直接讀取同步信號(hào),然后找出場(chǎng)和行的起始位置。

  從圖2可以看出,處理器讀取同步信號(hào)時(shí),信號(hào)可能處在同步脈沖狀態(tài)(‘1’)或正常狀態(tài)(‘0‘)。對(duì)于那些同步信號(hào)反向的器件,則分別為‘0’和‘1’。如果信號(hào)處于同步脈沖狀態(tài),第一次檢測(cè)到的正常狀態(tài)就起始位置。如果信號(hào)處于正常狀態(tài),則首先檢測(cè)到脈沖狀態(tài),然后用同樣的方法確定起始位置。

  通過上述方法可以檢測(cè)出場(chǎng)的起始位置和行起始位置。

  4、用VHDL設(shè)計(jì)鎖存器

  在應(yīng)用中,以上兩個(gè)鎖存器的功能和其他邏輯集中在一起,用可編程邏輯器件實(shí)現(xiàn)。下面分別為它們的VHDL表示。

  設(shè)DO(0-7)是鎖存器輸出端,DI(0-7)是鎖存器輸入端,DM(0-7)是中間狀態(tài),Data_R是數(shù)據(jù)讀信號(hào)(低電平時(shí)有效),則數(shù)據(jù)鎖存器的VHDL描述為:

  Process (reset, PCLK) -- 鎖存圖像數(shù)據(jù)

  Begin

  If reset='0' then

  DM<="00000000"; -- 清除數(shù)據(jù)

  Else if PCLK'event and PCLK='1' then

  DM<=DI; -- 鎖存數(shù)據(jù)

  End if;

  End process;

  Process (DM, Data_R) -- 讀取圖像數(shù)據(jù)

  Begin

  If Data_R='0' then

  DO<=DM; -- 輸出圖像數(shù)據(jù)

  Else

  DO<="ZZZZZZZZ" -- 輸出高阻

  End if;

  End process;

  進(jìn)一步設(shè)數(shù)據(jù)有效狀態(tài)為Dstatus, 狀態(tài)讀寫信號(hào)為Status_R (低點(diǎn)平時(shí)有效),則狀態(tài)鎖存器的VHDL描述為:

  Process (reset, PCLK,Data_R) -- 數(shù)據(jù)有效狀態(tài)控制

  Begin

  If reset='0' or Data_R='0' then

  Dstatus<='0'; -- 清除狀態(tài)

  Else if PCLK'enent and PCLK='1' then

  Dstatus<='1'; -- 設(shè)置狀態(tài)

  End if;

  End process;

  Process (Dstatus, Status_R) --讀取狀態(tài)和同步信號(hào)

  Begin

  If Status_R='0' then

  DO0<=Dstatus;

  DO1<=VSYNC;

  DO2<=HSYNC;

  DO3<=FRAME;

  Else

  DO<="ZZZZZZZZ"; -- 高阻狀態(tài)

  End if;

  End process;

  四、內(nèi)存直接寫入接口設(shè)計(jì)

  在處理器速度較慢且圖像數(shù)據(jù)輸出的頻率不能降低的情況下,采用上述I/O接口方法不能得到完整的圖像。另外,有些應(yīng)用中要求能夠?qū)崟r(shí)采集圖像。為此,我們?cè)O(shè)計(jì)了高速數(shù)據(jù)圖像采集方法―內(nèi)存直接寫入法。由于SRAM訪問控制簡單,電路設(shè)計(jì)方便,被大量嵌入式系統(tǒng)采用,本文以SRAM作為存儲(chǔ)器。

  1、電路原理和結(jié)構(gòu)

  內(nèi)存直接寫入方法通過設(shè)計(jì)的圖像采集控制器(以下簡稱控制器)不需處理器參與,直接將圖像數(shù)據(jù)寫入系統(tǒng)中的內(nèi)存中,實(shí)現(xiàn)高速圖像采集。

  圖5是接口結(jié)構(gòu)圖,當(dāng)需要采集圖像時(shí),處理器向控制器發(fā)出采集請(qǐng)求,請(qǐng)求信號(hào)capture_r從高到低??刂破鹘拥秸?qǐng)求脈沖后,發(fā)出處理器掛起請(qǐng)求信號(hào)HOLD,使處理器的外總線處于高阻狀態(tài),釋放出總線??刂破魇盏教幚砥鲬?yīng)答HOLDA后管理總線,同時(shí)檢測(cè)圖像同步信號(hào)。當(dāng)檢測(cè)到圖像開始位置時(shí),控制器自動(dòng)產(chǎn)生地址和讀寫控制信號(hào)將圖像數(shù)據(jù)直接寫入內(nèi)存中。圖像采集完成后,控制器自動(dòng)將總線控制權(quán)交還處理器,處理器繼續(xù)運(yùn)行,控制器中與采集相關(guān)的狀態(tài)復(fù)位??刂破骺梢愿鶕?jù)同步信號(hào)或設(shè)定的采集圖像大小確定采集是否完成。

  在圖5中,控制器包括同步信號(hào)檢測(cè)、地址發(fā)生器、SRAM寫控制器、總線控制器和處理器握手電路等主要部分。同步信號(hào)檢測(cè)確定每一場(chǎng)(幀)和每一行的起始位置;地址發(fā)生器產(chǎn)生寫SRAM所需的地址;SRAM寫控制器產(chǎn)生寫入時(shí)序;總線控制器在采集圖像時(shí)管理總線,采集完成后自動(dòng)釋放;處理器握手電路接受處理器命令、發(fā)總線管理請(qǐng)求和應(yīng)答處理器。

  2、SRAM寫控制時(shí)序

  采集圖像過程中,控制器自動(dòng)將數(shù)據(jù)寫入到硬件設(shè)定的內(nèi)存中。寫內(nèi)存時(shí),控制器產(chǎn)生RAM地址(A)、片選信號(hào)(/CS)、讀信號(hào)(/RD)和寫信號(hào)(/WD),同時(shí)鎖存?zhèn)鞲衅鬏敵龅臄?shù)據(jù)并送到數(shù)據(jù)總線(D)上。每寫入一個(gè)數(shù)據(jù)后,地址(A)自動(dòng)增1。采集時(shí)/CS保持有效(‘0’)狀態(tài)而/RD處于無效狀態(tài)(‘1’)。地址A的變化必須與/WD和數(shù)據(jù)鎖存器協(xié)調(diào)好才能保證圖像數(shù)據(jù)的有效性。

  圖6是控制器產(chǎn)生的SRAM信號(hào)時(shí)序圖。用PCLK作為地址發(fā)生器的輸入時(shí)鐘,且在其上升沿更新地址值。同樣,在PCLK的上沿鎖存數(shù)據(jù)并輸出到總線上。將PCLK反相,作為/WD信號(hào),使得在/WD的上升沿地址和數(shù)據(jù)穩(wěn)定,確保寫入數(shù)據(jù)的有效性。

  3、控制器主要功能的VHDL描述

  描述控制器中全部功能的VHDL代碼較長,而且有些部分是常用的(如計(jì)數(shù)器等)。圖像采集狀態(tài)產(chǎn)生和同步信號(hào)的檢測(cè)是其中重要的部分。下面介紹這兩部分的VHDL描述。

  圖像采集狀態(tài) capture_s:

  處理器的采集請(qǐng)求信號(hào)capture_r使capture_s從‘0’到‘1’,場(chǎng)地址發(fā)生器(計(jì)數(shù)器)的溢出位vcount_o,清除capture_s。

  process (capture_r, reset, vcount_o)

  begin

  if reset='0' or vcount_o='1' then

  capture_s<='0'; -- 清除

  else if capture_r'event and capture_r='0' then

  capture_s<='1'; -- 置狀態(tài)位

  end if;

  end process;

  同步信號(hào)檢測(cè):

  只有在采集狀態(tài)capture_s有效時(shí)(‘1’)才檢測(cè)場(chǎng)同步信號(hào),場(chǎng)同步信號(hào)下降沿置場(chǎng)有效狀態(tài)(vsync_s),場(chǎng)地址發(fā)生器溢出位vcount_o清除場(chǎng)有效狀態(tài)。只有在vsync_s有效情況下才檢測(cè)行同步信號(hào),行同步信號(hào)下降沿置行有效狀態(tài)(hsync_s),行計(jì)數(shù)器溢出信號(hào)hcount_o清除行狀態(tài)。只有在行狀態(tài)有效的情況下計(jì)數(shù)器才工作,且將數(shù)據(jù)寫入RAM。

  Process (capture_s,reset,vcount_o, vsync)

  Begin

  If reset='0' or vcount_o='1' or capture_s='0' then

  Vsync_s<='0'; -- 清除

  Else if vsync'event and vsync='0' then

  Vsync_s<='1'; -- 置狀態(tài)位

  End if;

  End process;

  Process (vsync_s, reset, hcount_o, hsync)

  Begin

  If vsync_s='0' or reset='0' or hcount_o='1' then

  Hsync_s<='0'; -- 清除

  Else if hsync'event and hsync='0' then

  Hsync_s<='1'; -- 置狀態(tài)位

  End if;

  End process;

  五、討論

  我們?cè)诨赥I公司的TMS320C3X系列DSP開發(fā)的嵌入式指紋圖像處理模塊中分別用上述兩種方法成功實(shí)現(xiàn)了指紋圖像的采集。

  采用I/O接口方式最關(guān)鍵的是要求處理器的頻率遠(yuǎn)高于圖像數(shù)據(jù)輸出的頻率。例如,如果處理的指令周期為20ns,讀取每個(gè)數(shù)據(jù)需要10個(gè)指令周期,則數(shù)據(jù)的輸出頻率不能超過5MHz,它低于一般的CMOS圖像傳感器件最快的數(shù)據(jù)輸出頻率。例如國內(nèi)使用較多的OV7610和OV7620,其正常輸出數(shù)據(jù)頻率為13.5MHz。在應(yīng)用過程中,通常改變傳感器中寄存器的設(shè)置值,降低其數(shù)據(jù)輸出頻率。

  本文選用的是CMOS數(shù)字輸出圖像傳感器。對(duì)于模擬視頻信號(hào),在設(shè)計(jì)時(shí)應(yīng)加同步分離和A/D轉(zhuǎn)換電路。圖像采集的數(shù)字接口和邏輯控制與本文相同。

  在我們系統(tǒng)中所采集的是單色圖像,如果采集彩色圖像邏輯設(shè)計(jì)是相同的所不同的只是數(shù)據(jù)寬度和后期處理方式。

  具體應(yīng)用中可根據(jù)需求對(duì)上述設(shè)計(jì)進(jìn)行修改以滿足不同的要求。

391576